chipsandcheese.com·2026/08/30·Chester Lam
为什么重要 内存侧自带算力,可绕开主机侧数据搬运;规划推理与大内存基础设施时,需要把 CXL 内存池当成一种算力资源来考虑。适合 关注内存墙、CXL 与近存计算的 AI 硬件与基础设施工程师

| 对比项 | 之前 / 基线 | 现在 / 本方案 | |
|---|---|---|---|
| 内存容量 | 主机侧 DDR5 | MX1 追加最高 2 TB DDR5经 PCIe 6/CXL 3.2 x8 可见 | |
| 并行单元 | 少量强单线程 CPU 核 | 3072 核 @1.1 GHz,24 subsystem原文类比 Intel Xeon Phi 路线 | |
| 编程模型 | OpenCL get_global_id() | mu::getTaskIdx()同一 kernel 多次调用按索引取数据 |
EVIDENCE / METHODS
要点
XCENA 与 Samsung 合作推出 CXL 内存扩展设备 MX1,MX 指 Memory Xcelerator